本书主要介绍数字系统设计的基本原理。VHDL是一种设计语言，这种设计语言允许设计人员先对基本的数字电路的特性和结构建模，然后再自动实现高级描述的电路结构。全书共分12章，主要讨论了电路设计自动工具的使用、CMOS和可编程逻辑技术，布尔代数的原理和组合逻辑设计。全书通过基本逻辑门模型引入了VHDL，强调了文档化代码的重要性，同时描述了各种建模技术，有限状态机的设计等。本书适合于学习数字电路课程的学生和相关工程技术人员。